核心拓扑怎么选：Buck电路的基础与变体

我们常说的DC-DC降压，**经典的拓扑就是Buck电路，结构说起来很简单：开关管、二极管、电感、电容四个核心元件，靠开关管的通断控制电感储能和释能，实现输出电压低于输入电压。但实际应用时，不能上来就直接套经典结构，得先根据你的使用场景选对变体。

如果你的应用是低功耗场景，比如待机电流只有几毫安的物联网传感器，那异步整流的Buck就足够用了——结构简单，成本低，轻载下效率也能接受。但如果是大电流输出的场景，比如给CPU、GPU这类功耗能到十几安的负载供电，异步整流的二极管压降会带来大量损耗，这时候就得选同步整流拓扑，把二极管换成导通电阻只有毫欧级的MOS管，效率能直接提个5%到10%，发热量也能降一大截。

还有很多人容易忽略负载的动态特性：如果你的设备经常要在空载和满载之间跳变，比如带电机驱动的电路，那**好选带电流模式控制的拓扑，比电压模式的响应速度快好几倍，输出电压不会在负载突变时出现太大的尖峰，能避免后级芯片因为过压或者欠压宕机。选拓扑的时候别光看参数好看，先算清楚自己的输入电压范围、输出电流大小、对效率的要求，三个维度匹配下来，基本不会出大错。

降压芯片关键参数：别只看耐压和电流

选好了拓扑，接下来就是挑具体的降压芯片。很多人选芯片只看两个参数：**大输入电压够不够，**大输出电流能不能满足负载需求，可往往就是忽略了几个隐藏参数，**后调试的时候踩大坑。

首先要看开关频率。现在市面上的降压芯片开关频率从几百kHz到几MHz都有，很多人觉得频率越高越好，因为电感电容可以选更小的，节省PCB空间。但你得注意，频率越高，开关损耗越大，输入输出压差大的时候，效率会掉得特别明显。比如输入24V转5V的场景，用2MHz的芯片，满载效率可能只有85%，换成500kHz的就能到92%，差出来的7%全部变成热量散出去，对散热不好的产品来说就是致命问题。一般来说，对体积要求高的消费电子选1MHz以上，工业级对散热和效率要求高的选500kHz以下就合适。

然后要看软启动功能。没有软启动的芯片在上电瞬间，会给输出电容大电流充电，很容易触发输入电源的过流保护，甚至把开关管击穿。尤其是输出电容容量大、输出电压高的场景，一定要选软启动时间可调的芯片，把上电浪涌电流控制在合理范围内。还有一个很重要的参数是反馈端的基准电压精度，很多廉价芯片基准电压的精度只有±5%，算上分压电阻的误差，输出电压可能偏出10%以上，给对电压精度要求高的模拟电路、射频电路供电就会出问题，这种场景一定要选基准精度在±1%以内的芯片。

输入输出电容计算：容值和类型都得挑对

电容是降压电路里的“蓄水池”，输入电容用来稳定输入电压，吸收开关管通断产生的电流尖峰，输出电容用来降低输出纹波，保证负载变化时电压稳定。很多人直接按照参考设计选一样容值的电容，可换了应用场景就出问题，核心是没搞懂电容该怎么算。

先算输入电容，核心看纹波电流耐受度。Buck电路的输入电流是断续的，开关管导通时电流从输入流进来，关断时输入电流为0，所以输入电容要承受很大的脉动电流。一般来说，输入电容的有效值纹波电流额定值，至少要大于**大输入纹波电流的1.5倍。容值的话，对于同步整流Buck，按照每1A输出电流配10μF陶瓷电容的标准基本够用，要是输入线比较长，或者前端电源的输出阻抗比较高，还得再额外加几微法的电解电容，抑制低频的电压波动。

输出电容的计算更复杂一点，要同时满足纹波电压和负载动态响应两个要求。纹波电压的计算公式是ΔV = ΔI * ESR + 1/(8*f*C)

• ΔI，这里的ΔI是电感的纹波电流，f是开关频率，ESR是电容的等效串联电阻。你要是想要输出纹波在10mV以内，要么选低ESR的陶瓷电容，要么多并联几个电容降低总ESR。如果负载经常有大的阶跃变化，比如从10mA跳到2A，那还得根据允许的**大电压跌落来算额外需要的电容容量，保证在电感电流上来之前，电容放的电足够维持输出电压稳定。

这里要特别提醒一句，别为了省钱用普通的电解电容当输出滤波，高频下电解电容的ESR特别大，哪怕容值选到几百微法，纹波可能还是降不下来，**好是陶瓷电容加电解电容组合用，陶瓷电容滤高频，电解电容扛低频大电流，效果**好。

PCB布线黄金规则：这些坑90%的人都踩过

原理图设计得再完美，PCB布错了全白搭。DC-DC降压电路的布线里藏着太多坑，很多时候纹波大、效率低、芯片发烫，都是布线不合理导致的。记住几个核心规则，能帮你避开90%的问题。

**个规则是功率回路要尽可能小。什么是功率回路？开关管导通的时候，电流从输入电容正极进，经过开关管、电感、输出电容，再回到输入电容负极，这是一个回路；开关管关断的时候，电流从续流二极管（或者同步整流的下管）正极进，经过电感、输出电容，再回到二极管负极，这是第二个回路。这两个回路的面积越小，寄生电感就越小，产生的电磁辐射和电压尖峰就越低。布线的时候要把输入电容、开关管、二极管/同步整流管放在一起，尽量缩短它们之间的连线，电感紧跟着开关管的输出端，别绕远路。

第二个规则是反馈线要单独走，远离功率路径。反馈线是用来采集输出电压给芯片的，要是挨近了电感或者开关节点，很容易被耦合过来的高频干扰影响，导致输出电压不稳定，纹波变大。反馈线要尽量走细一点，**好在底层走，中间用地层和顶层的功率路径隔开，采样点一定要接在输出电容的正负极上，不能接在电感后面或者负载输入端，不然走线的压降会被算进输出电压里，导致实际输出电压偏低。

第三个规则是地的处理要分清楚。功率地（输入电容地、输出电容地、续流管地）走大电流，信号地（芯片的信号地、反馈分压电阻地）走小电流，两者要单点连接，**好是都接到输入电容的负极焊盘上，别让大电流的地回路流过信号地的路径，不然地平面上的压降会干扰芯片的正常工作。如果是多层板，一定要单独铺一层地层，既能减小寄生电感，也能起到屏蔽作用，降低电磁干扰。

**后

DC-DC降压电路说难不难，只要把原理摸透，每个环节的参数都算清楚，布线的时候多注意细节，基本不会出什么大问题。很多新手总觉得“差不多就行”，选芯片的时候凑合用，电容随便挑，布线随便走，**后调试的时候花几倍的时间找问题，反而得不偿失。下次再画降压电路的时候，不妨对照着今天说的这些要点一个个核对，你会发现原来稳定高效的电源电路，其实一点都不难做。你在调试DC-DC电路的时候遇到过什么奇葩问题？欢迎在评论区留言分享，我们一起讨论解决方案。